NAW / COMPUTE 06
IMAGE: AI生成ビジュアル
COMPUTE / JESD264 / シリコンフォトニクス
JEDEC、初の業界横断シリコンフォトニクス信頼性標準「JESD264」を公開
半導体標準化団体のJEDECは2026年10月、シリコンフォトニクス(SiPh)デバイスの適格性・信頼性に関する初の業界横断標準「JESD264: Silicon Photonics Qualification and Reliability Requirements」を公開した。AI・データセンター・通信インフラ向けに、シリコンフォトニクスダイおよびチップセット・マルチチップモジュールに必要な定義と適格性・信頼性仕様を定めるもので、試験と製造管理の共通基盤を目指す位置づけである。
高速なAI・データセンター需要を背景に、光で信号を運ぶシリコンフォトニクス(SiPh)の採用が広がっている。半導体標準化団体のJEDEC Solid State Technology Associationは2026年10月、この分野で初の業界横断となる信頼性標準「JESD264: Silicon Photonics Qualification and Reliability Requirements」を公開した。以下はJEDECのプレスリリースと標準文書ページの記載範囲の整理である。
発表内容 — SiPh初の業界横断信頼性標準
- 標準番号・名称: JESD264「Silicon Photonics Qualification and Reliability Requirements(シリコンフォトニクスの適格性および信頼性要件)」である。
- 位置づけ: JEDECのプレスリリース題目は「初の業界横断シリコンフォトニクス信頼性標準(First Industry-Wide Silicon Photonics Reliability Standard)」で、対象領域としてAI・データセンター・通信インフラを掲げている。
- 狙い: シリコンフォトニクスデバイス全体で一貫した適格性確認と信頼性手法をもたらし、試験と製造管理の共通基盤を確立することが目的とされている。
収録範囲 — ダイとチップセット・MCMが対象
- 対象: シリコンフォトニクスダイ、およびチップセット・マルチチップモジュール(chipsets / multi-chip-modules)に必要な定義と適格性・信頼性仕様を収録する。
- 文書の所在: 標準文書ページ(JEDECサイト内のstandards-documents/docs/jesd264)で公開されている。全文の技術要件や試験条件の詳細は文書本体の確認が必要である。
- 留意点: 本稿の範囲はJEDECのプレスリリース題目・掲載月と標準文書ページの公開情報に基づく。規格の具体的な試験項目や適用条件の評価は文書本体の参照が必要であり、本稿では断定しない。